引用文献/

(19)日本国特許庁 (J P)

(12) 公開特許公報(A)

(11)特許出謝公開移号

特)平10-163210

(43)公開日 平成10年(1998) 6月19日

| (51) Int.Cl. | | 最別記号 | FI | | |
|--------------|-------|------|------|-------|------------|
| HOIL | | | HOIL | 21/88 | s . |
| GOSF | | | C06F | 15/60 | 6 ii 8 H |
| HOIL | 21/82 | • | H01L | 21/82 | w |
| | | ٠ | | 21/88 | K · |

警査請求 未請求 請求項の数4 OL (全 13 頁)

| (21) 出職番号 (22) 出職日 | 特數平9-199967 平成 9 年(1897) 7月25日 | (71) 出現人 | 000001258 川崎製鉄株式会社 兵庫県神戸市中央区北本町建1丁目1番28 号 |
|---|---|-------------------------------|--|
| (31) 優先権主張番号 (32) 優先日 (33) 優先權主張国 (31) 優先權主張爾 (32) 優先日 (33) 優先權主張爾 | 特額平8-199887 平8 (1996) 7月30日 日本 (JP) 特徴平8-280431 平8 (1996)10月1日 日本 (JP) | (71)出版人 (71)出版人 (74)代理人 | 000111889 パイオニアビデオ株式会社 山梨県中巨庫郡旧書町西花輪2880番地 00000:3018 パイオニア株式会社 東京都目黒区目黒1丁目4番1号 |


最終質に続く

(54) 【発明の名称】 半春体装置及び配線用レチクルの製造方法

(57)【要約】

【課題】 半導体裁置の表面を平坦化する。

【解決手段】 ダミー配線の挿入が許されない配線問え ペースに、所定幅し1、1.2の仮想配線パターン50、 52、54、56を発生させ、腋発生させた仮想配線パターンを、当該配線間スペースに面する配線パターンのいずれかに密着させ、該密着後の配線パターンから、最小配線幅に変らなかったノッチ部分を消去することにより、配線パターンを太らせる。配線パターンの配線折れ曲がり部の配線間隔を、単純な折れ曲がりパターンの場合よりも狭める。



(2)

特開平10-163210

【特許請求の範囲】

【請求項1】多層配線が行われる半導体装置の製造方法 において、

半導体基板上に配線用金属を堆積する工程と、

ダミー配線の挿入が許される配線間スペースにはダミー 配線が設け、ダミー配線の挿入が許されない配線間スペースは、該配線間スペースに面する配線パターンを太ら せることによって減少された配線層を形成する工程と、 前配配線層の上に層間絶縁膜を形成する工程と、

前記層間絶縁膜の表面を平坦化する工程と、を含むことを特徴とする半導体装置の製造方法。

【請求項2】請求項1において、前記層間絶縁膜の表面を平坦化する工程が、化字的機械的研摩工程である半導体装置の製造方法。

【請求項3】請求項1において、前記配線層を形成する 工程で、更に、配線折れ曲がり部の配線間隔が、単純な 折れ曲がりパターンの場合よりも狭められていることを 特徴とする半導体装置の製造方法。

【請求項4】配線用レチクルの製造方法において、

配線間スペースが狭く、ダミー配線の挿入が許されない 箇所に、所定幅の仮想配線パターンを発生させ、

該発生させた仮想配線パターンを、当該配線間スペース に面する配線パターンのいずれかに密着させ、

該密着後の配線パターンのうち、最小配線幅に至らなかった部分を消去することにより、

前記配線パターンを太らせることを特徴とする配線用レ チクルの製造方法。

【発明の詳細な説明】

{0001}

【発明の属する技術分野】本発明は、半導体装置及び配 終用レチクルの製造方法に係り、特に、多層配線構造を 有する半導体装置に用いるのに好適な、表面を平坦化す ることが可能な半導体装置及び配線用レチクルの製造方 法に関する。

[0002]

【従来の技術】従来、半導体装置の各業子を接続する配 級は、図24にMOS型トランジスタの例を示すよう に、半導体基板10上にソースやドレインとなる拡散層 領域12が複数設けられ、各拡散層領域12間でコンタ クトホール17を介してアルミニウム等の第1層金属配 線20を用いて行われている。この金属配線層は、各案 子の配置状態により様々であり、図24では、ポリシリ コンゲート等の下層配線18も設けられている。

【0003】この場合、よく知られているように、配線 層間膜の下層配線層に対する平坦性は、下層配線18等 の配線幅や配線間隔に依存し、物に、配線間隔に依存す る。従って、半導体装置内部に、様々な配線間隔が生じ ることを前提とした場合、層間膜形成の条件や方法が複 雑になるという問題点が存在した。

【0004】このような問題点を解決するため、図25

に示すように、広い配線関隔に、電気的に独立したダミー配線21を設けることが行われている。このようなダミー配線21を形成することによって、配線関隔を狭めることができ、層間膜を形成する条件や方法を、ダミー配線がない場合に比べて簡略にすることが可能となった。

【0005】しかしながら、正規配線20と独立したダミー配線21を設ける従来の方法では、正規配線20の間隔が、工程上許容される最小配線幅のダミー配線が配置可能な間隔より広くないと、ダミー配線を挿入することができないという問題点を有していた。

【0006】町ち、図26に示す如く、正規配線20の間隔が、2S+L(ここで、Sは配線ルールで許容された最小配線間隔、Lは同じく最小配線幅)以上であれば、幅がし以上のL+aのグミー配線21を挿入することが可能である。ところが、図27に示す如く、正規配線20の間隔が2S+L未満であると、グミー配線21の幅が最小配線幅し未満のL-aとなってしまい、デザインルールに違反するため、最終的にグミー配線21が消されてしまい、グミー配線21を残すことができなかった。

【0007】配線層間膜の平担化は、先に述べたように、配線間隔に依存し、例えば図28に示すように、下層配線18と配線20の間の層間膜として、一般的なSOG(Spin On Glass)による壁布膜34をCVD(Chemical Vapor Deposition)酸化膜36間に挟み込んだ場合、該塗布膜34による凹部の埋め込みによる層間膜の平担化に最適な配線間隔が存在するが、従来のようにダミー配線を挿入することができない配線間隔が存在すると、層間膜を十分に平担化できないという問題点を有していた。

【0008】又、LSI(Large Scale Integrate d circuit)の高集積化に伴い、配線の微細化と配線の多層化が進んでいる。配線の微細化と多層化を実現するためには、レチクルによる配線のパターニング工程で、レジストパターンを露光する際の魚点深度の確保が必要であり、そのため、各層での平坦化が重要となってきている。

【0009】各層の平坦化を実施する方法の1つに、形成された配線上に酸化膜を成膜した後、段差部分を研磨し、平坦化する化学的機械的研磨法、いわゆるCMP(Chemical Mechanical Polishing)法があり、広く用いられている。

【0010】このCMP法を、図29及び図30を用いて説明する。予めシリコン基板等の半導体基板10上に、層間絶換度16と、その上に形成される金属配線20が、通常の方法により形成されているものとする。この状態から、まず、図29に示すように、当該金属配線200億の工程で、当該金属配線20億及び該金属配線20上に形成する上層配線(図示省略)の間を絶缘する

【0011】このCMP法の過程で、絶縁膜22を形成 する際には、絶縁膜22の表面レベルの最も低い部分2 21を、上層配線(図示省略)との間に必要な絶縁膜厚 程度、金属配線20の表面位置20ヵより相対的に高く する必要がある。このためには、次の3つの方法があ

【0012】A. 配線間の埋め込み性に優れた成膜方法 である高密度プラズマCVD法を用いて成膜する。

【0013】B. 例えばSOG等で配機間を埋め込む。 【0014】C. 通常のCVD法で、配線が埋め込まれ るまで、厚く成膜する。

【0015】しかしながら、A法で用いる高密度アラズ マCVD法は、現在の最新の技術であり、新規の装置等 入が必要となる。又、B法では、SOGで用いる埋め込 み材料の膜質が悪く、絶縁性が低いため、埋め込み材料 の上下を耙縁性の良い材料で挟んだサンドイッチ構造と する必要があり、処理工程数が3工程増えてしまう。従 って、C法を選択する場合が多いが、このC法でも、下 地の段差を反映しないカバレッジの悪い成膜方法では、 図31に示す如く、配線間の上部にオーバーハングが形 成され、その下にポイド38が発生するため、破線Aの レベルまでCMP法により研磨すると、平坦面上に凹み 22 rができてしまう。

【0016】これを防止するためには、例えばTEOS ベースのP-CVD法のようなカバレッジの良い成膜方 法を用いる必要がある。しかしながら、配線間隔に2~ 5μm程度の広い部分がある場合、図32に示す如く、 配線20上に堆積される絶縁膜22の厚みBと、配線間 に堆積される絶縁膜22の厚みCの割合(成膜比)が約 5対3となるので、例えば配線厚みによる段差(配線段 差と称する)が5000人で、CMP処理後の配線上部 に5000Aの絶縁膜厚を残したい場合には、配線上の 絶疑膜を、

17000A=(5000A+5000A)×5÷3 程度とかなり厚く成膜し、その後、CMP法で、

120004=170004-50004

程度研磨する必要があり、装置のスループット及び製造 原価で大きな損失となってしまう。

【0017】これを防止するため、金属配線20間にダ ミーパターンを配置して配線間の商隔を狭め、配線間を 配線側壁20sからの膜成長によって埋め、CMP前に 必要な絶縁度厚を薄くする工夫がなされている。しかし ながら、この方法においても、図32に示した如く、配 線側壁20gでの成膜比は、例えばB:D=5:2程度 とかなり低いため、図33に示す如く、平行に並んでい る配線20が折れ曲がったとき等に生じる、低かな配線 面隔の増加が、CMP前の絶縁膜の厚膜化につながって

しまい、スループットを低下させ、製造原価を増加させ てしまうという問題点を有していた。 図33の例におい ては、配線直達部の配線問題が1.2μmであるのが、 配線折れ曲がり部では $1.2\sqrt{2\mu}$ mに広がってしま ð.

【0018】図33の配線パターンにおいて、配線段差 6000人で上層配線との間の最低絶縁膜厚が7000 人となる平坦な絶縁膜を形成する場合を考える。予めシ リコン基板(図示省略)上に、層間絶縁膜16と、その 上に形成される原さ6000人の金属配線20が、図3 3のパターンを用いて通常の方法により形成されている ものとする。このとき、パターン内で最も広い配線間隔 である図33のEIE線に沿う断面図は、図34に示す 如くとなる。この状態から、カバレッジの良い絶縁膜形 成装置であるP-TEOS CVD装置を用いて、上部 配線との間を絶縁する絶縁膜22を形成する。P-TE OS CVD装置では、配線上部と側壁での成膜化が5 対2となるので、図34に示した配線問隔1.2√2μ mを埋め込むためには、図35に示す如く約21000 Aの膜厚が必要となる。P-TEOS CVD装置で安 定した膜を1回に成膜できる最大の膜厚は9000人で あるので、7000人を3回に分けて成膜する。成膜後 の形状は図35に示す如くとなる。この状態から、CM Pにより14000A研磨して、図36に示すような所 望の平坦な絶縁膜形状が得られる。

【0019】このように、図33の配線パターンでは、 3回に分けて絶縁膜16を21000人以上成膜した 後、CMPにより14000人研磨しなければ、図36 のような平坦な絶縁膜を形成できない。

[0020]

【発明が解決しようとする課題】本発明は、前記従来の 同題点を解決するべくなされたもので、半導体装置の表 面を平坦化することを第1の課題とする。

【0021】本発明は、又、従来の方法ではダミー配線 の挿入が許されない、S以上、L+2S未済の配線間隔 を減少させて、周間膜の平担化を容易にすることを第2 の課題とする。

【0022】本発明は、又、後工程で平坦化する必要が ある絶縁膜を、必要最低限の厚さで成膜できるようにす ることを第3の課題とする。

[0023]

【課題を解決するための手段】本顧の第1発明は、多層 配線が行われる半導体装置の製造方法において、半導体 基板上に配線用金属を地積する工程と、ダミー配線の排 入が許される配線間スペースにはダミー配線を設け、ダ ミー配線の挿入が許されない配線問スペースは、該配線 間スペースに面する配線パターンを太らせることによっ て減少された配線層を形成する工程と、前記配線層の上 に層間絶縁膜を形成する工程と、前記層間絶縁膜の表面 を平坦化する工程とを含むことにより、前配第1及び第 (4)

特開平10-163210

2の課題を解決したものである。

【0024】又、前記配線間スペースの両側の配線パターンを、略均等に太らせるようにしたものである。

【0025】又、前記面熱層を形成する工程で、ダミー 配線の挿入が許されない配線間スペースを最小配線間 隔、又は、その2倍まで減少させたものである。

【0026】又、前記層間絶縁膜の表面を平坦化する工程を、化学的機械的研修(CMP)工程としたものである。

【0027】又、前記層間絶縁膜の表面を平坦化する工程を、前記層間絶縁膜の全面エッチバックとしたものである。

【0028】又、前配配移層を形成する工程で、更に、 配線折れ曲がり部の配線間隔を単純な折れ曲がりパター ンの場合よりも狭めることにより、前記第3の課題を解 決したものである。

【0029】又、前紀配線折れ曲がり部の配線間隔を、 外側の配線コーナーに隔付けすることにより狭めたもの である。

【0030】更に、前配配線折れ曲がり部の内側の配線 コーナーを関切りしたものである。

【0031】又、多層配線が行われる半導体装置又は配線用レチクルの製造方法において、配線間スペースが狭く、ダミー配線の押入が許されない箇所に、所定幅の仮想配線パターンを発生させ、該発生させた仮想配線パターンを、当該配線間スペースに面する配線パターンのいずれかに密着させ、該密着後の配線パターンのうち、最小配線幅に至らなかった部分を消去することにより、前配第1及び第2の課題を解決したものである。

(00321又、前記所定幅を最大配線幅以下の所定値 とし、該所定値を小さくしながら、目標配線問隔になる まで、当該配線間スペースに面する両側の配線パターン に、繰返し割り振るようにしたものである。

【0033】或いは、前記所定幅を、目標配線開隔を得るために必要な配線太らせ幅の略半分の値とし、当該配線同スペースに面する両側の配線パターンに、2回で割り振るようにしたものである。

(0034) 更に、前記配線パターンを太らせる処理 を、互いに直交する2方向について行うようにしたもの である。

(0035)

【発明の実施の形態】以下図面を参照して、本発明の実施形態を詳細に説明する。

【0036】まず、第1発明の第1実施形態を説明する。

【0037】図1は、従来技術により拡散層領域間の正規配線20を行った状態を示す。

【0038】この図1に示したような正規配線20に対して、従来の方法によって、ダミー配線21を付加した状態を図2に示す。ダミー配線の配置に際しては、例え

ば、図1に示した正規配線20の反転パターン(非配線 部のパターン)を形成し、この反転パターンを、例えば、

S+ (L/2) = 1. 0+ (1. 4/2) = 1. 7μm アンダーサイズし、次いで、

 $L/2=1.4/2=0.7\mu m$

オーパーサイズすることによって、正規配線20との間 隔が最小配線的隔Sとなったダミー配線21を発生する ことができる。

【0039】ここで、配該領域の反転パターンを単純に Sだけアンダーサイズするのではなく、L/2だけ余分 にアンダーサイズした後、L/2だけオーバーサイズし て元に戻しているのは、単純にSだけアンダーサイズし たのでは、最小配線幅Lのルールに違反する部分が発生 するので、これを防止するためである。例えば配線間隔 が3.0μmであった場合、反転パターンのSのアンダー サイズでは、3μm幅の反転パターンがアンダーサイ ズにより、

3. $0-(2\times1.0)=1.0\mu m$ 偏となり、最小配線幅1. $4\mu m$ に建反してしまう。これに対して、S+(L/2)のアンダーサイズであれ

3. 0-(2×1.7)=-0.4 μm トかみため、通常のCADにおける静計でパター

となるため、通常のCADにおける設計でパターンが消滅し、ルール違反は生じない。

【0040】このような作業によりダミー配線21を発生し、正規配線20と合成することによって、ダミー配線挿入後の配線パターンを得ることができる。図2は、この状態を示したものである。ダミー配線挿入後の配線配隔Mは、

 $2 \times \{S + (L/2)\} = 2 \times \{1.0 + (1.4/2)\} = 3.4 \mu m$ 未満となる。

【0041】この図2のようなパターンは、従来技術によって得られるものであり、グミー配線を挿入する方法は、前記の方法に限定されない。

【0042】図2に示したダミー配線が挿入されたパターンの配線間隔を、第1発明により最小配線間隔をで放 少させた具体例を図3に示す。

【0043】上記具体例は、最小面隔S=1.0μm以上、2S+L=3.4μm未満である、ダミー配線の挿入が許されない配線面スペースを、該配線間スペースに面する配線パターンを太らせることによって、減少することを特徴とする。

【0044】更に、前記配線間スペースに面する配線パターンが、略均等に太らされていることを特徴とする。 【0045】又、前記配線間スペースが、最小配線間隔まで減少されていることが望ましい。

【0046】具体的実現方法は特に問わず、CADによって実現することができる。

[0047]以下にCADによって実現する第1発明の 第2実施形態を説明する。

612-455-3801

【0048】本実施形態では、図4に示す如く、配線問スペースが狭く、ダミー配線の挿入が許されない箇所の例えば中央位置に、残りの配線間隔が例えばT/2ずつとなるよう、最小配線個Lより小さな所定幅L1の第1の仮想配線パターン50を発生させ、図5に示す如く、該発生させた仮想配線パターン50を、当該配線間スペースに面する正規配線20のいずれか一方(図では左側の正規配線201)に密着させる。

【0049】更に、図6に示すように、残りの配線固隔 Tの例えば中央位置に、残りの配線間隔がSずつとなる よう、前記第1の仮想配線パターン50よりも狭い所定 幅L2の第2の仮想配線パターン52を発生させ、図7 に示す如く、反対側の正規配線、図では右側の正規配線 20Rに密着させる。これにより、第1の仮想配線パターン50が密着された左側の正規配線20Lと、第2の 仮想配線パターン52が密着された右側の正規配線20 Rの間隔は、25まで縮められる。

【0050】次いで図8に示す如く、第1及び第2の仮想配線パターン50、52の内、密着する正規配線が存在せず、最小配線幅に至らなかったノッチ部分50N、52Nを、CADの通常のデザインルールに従って、例えばアンダーサイズ(縮小)し、次いでオーバーサイズ(拡大)して消すことによって、目的とする配線パターンを得ることができる。

【0051】このような作業を、予め裁計時に行うことにより、配線間隔の最大値を25にまで小さくすることができ、例えば、一般的な途布膜をCVD酸化機間に挟み込んだ構造を利用した場合の層間膜構造で、平担化をより容易に行うことが可能となる。

【0052】一般的には、CAD上のレチクル作成最小スポットサイズをG、配線幅拡大作業前の最大配線間隔をM、配線幅拡大作業後の最大配線間隔をF、第1(第2)方向のi回目の作業後に生じる第1(第2)の方向の最大配線間隔をTi、配線幅拡大作業の作業回数をnとして、次のような手順で行うことができる。

【0053】(1)配線パターン及びダミー配線パターンを含成する。

【0054】(2)合成された配線パターンの非配線部に対応する反転パターンを作成し、これをT₁ /2アンダーサイズし、第1方向(例えばX方向)に一T₁ /2 移動させ、正規配線パターンとダミー配線の合成配線パターンに密着させて合成する。

【0055】(3)必要に応じて、(2)の手順を繰り返す。即ち、配線幅を大きくする作業回数をnとしたとき、第i回目の作業は、i-1回目までの作業で合成された配線パターンについて、その反転パターンを作成し、これを T_1 /2 T_2 7 T_3 7 T_4 7 T_5 10目までの作

案で合成された配線パターンと合成する。ここで、第1方向への移動量T₁/2に(-1)¹の係数を築じているのは、第1-1回目と第1回目で反対側の正規配線に密着させるためである。

【0056】(4)(2)若しくは(3)により形成された配線パターンに対し、(S-G)/2アンダーサイズし、同じ最のオーバーサイズを施して、第1方向の作業で生じたノッチを消す。

【0057】(5)(4)で形成された配線パターンの 反転パターンを作成し、これをT:/2アンダーサイズ し、第2方向(例えばY方向)に-T:/2に移動させ、(4)で形成された配線パターンと密着させて合成 する、

【0058】(6)必要に応じて、(5)の手順を繰り返す。即ち、配線幅を大きくする作業四数を n としたとき、第 i 回目の作業は、第 i -1 回目までの作業で合成された配線パターンの反転パターンを作成し、これを T_i /2 にアンダーサイズし、第2方向に(-1)i × (T_i /2) 移動させ、第 i -1 回目までの作業で合成された配線パターンに密着させて合成する。

【0059】(7)(5)又は(6)によりにより形成された配線パターンに対し、(S-G)/2アンダーサイズし、同じ量のオーバーサイズを施して、第2方向の作業で生じたノッチを消す。

【0060】ここで、前記パラメータは、次式の関係を満足させる。

[0061]

(0062)このようにして、ダミー配線を設けることのできない、S以上、L+2S未満の配線同隔を、両側の正規配線を太らせることによって、F=2S迄縮小することができる。

【0063】次に、第1発明に係る具体例である第2実 触形態を詳細に説明する。

【0064】本実施形態においては、最小配線框しを 1.4μm、最小配線間隔Sを1.0μmとしている。 又、パターニングを行うためには、レチクルを利用する 必要があるが、レチクルを作成するためには、そのため の最小スポットサイズGが存在する。ここでは、これを 0.1μmとしている。

【0065】図2は、従来技術によりダミー配線が挿入された状態を示す。

【0066】図2のようなパターンを、第1発明により、例えばX方向2回、Y方向2回の計4回の操作で、2×S=2.0μm以下とする。本実施形態では、前出

(1)式及び(2)式を満足するような、T₁、T₂の 値として、 $T_1 = 2.6 \mu m$ 、 $T_2 = 2.0 \mu m$ を選ん だ。ここで、T2 として選んだ2. Dμmが、最終状態 での配線間隔の最大値下であり、これが最小配線間隔S の2倍となるようにする。

【0067】まず、X方向の配線幅を太らせる作業を行 う。図9に示すように、図8の配線領域の反転パターン

 $T_1 / 2 = 2.6 / 2 = 1.3 \mu m$

アンダーサイズした、X方向の第1の仮想配線パターン 50を発生させる。

【0068】次いで、この仮想配線パターン50をX方

 $(-1)^1 \times (T_1/2) = (-1)^1 \times 1.3 = -$ 1. 3 µm

移動させ、図10に示す如く、左側の正規配線に密着さ せる。密着した仮想配線パターンを正規配線と合成する ことによって、配線幅をX方向に太らせる1回目の作業 が終了する。

【0069】次に、配線幅をX方向に太らせる2回目の 作業を同様に行う。即ち、図11に示す如く、図10の 配線パターンを反転した非配線部のパターンを

T₂ /2=2.0/2=1.0µm

アンダーサイズした、X方向の第2の仮想配線パターン 52を発生させ、この仮想配線パターン52をX方向に $(-1)^{2} \times T_{2} / 2 - 1^{2} \times 1.0 = 1.0 \mu m$ 移動させて右側の正規配線に密着させた後、正規配線と 合成することによって、図12に示すような配線パター ンが得られる。

【0070】次いで、図12に示すような配線パターン に対して、配線ルールに違反しているノッチ50Nを消 すために、該配線パターンを

 $(L-G)/2=(1.4-0.1)/2=0.65\mu$

アンダーサイズし、オーバーサイズする。これによって 配線ルールに運反するノッチ部分(本実施形態では第1 の仮想配線パターン50の全体)が消されて、図13に 示すような配線パターンが得られる。

【0071】これで、X方向の配線を太らせる作業が終 了し、次に、Y方向の配線を太らせる作業を行う。

【0072】具体的には、図14に示すように、図13 の配線層の反転パターンを

 $T_1 / 2 = 2.6 / 2 = 1.3 \mu m$

アンダーサイズすることによって、Y方向の第1の仮想 配線パターン54を発生させる。次に、この仮想配線パ ターン54をY方向に

 $(-1)^1 \times T_1 / 2 = -1^1 \times 1.3 = 1.3 \mu m$ 移動して、図15に示す如く、図の下側の正規配線に密 着させ、正規の配線と合成して、図16に示すような配 線パターンを得る。これで、配線隔をY方向に太らせる

1回目の作業が終了する。

【0073】次に、配線幅をY方向に太らせる2回目の 作業を同様に行う。即ち、図16の配線層の反転パター

 $T_2/2=2.0/2=1.0\mu m$

アンダーサイズして Y方向の第2の仮想配線パターン5 6を発生させ、Y方向に

 $(-1)^2 \times T_2 / 2 = (-1)^2 \times 1.6 = 1.6 \mu$

移動して、図の上側の正規配線に密着させた後、配線パ ターンと合成して、図17に示すような新たな配線パタ ーンを得る、

【0074】次いで、この配線パターンに対して仮想配 線パターンのノッチ56Nを消すために、

 $(L-G)/2=(1.4-0.1)/2=0.65\mu$

アンダーサイズし、オーバーサイズする。この作業によ って、配線ルールに違反するパターンが消去される。最 終的に得られたバターンは図18に示す如く、Fが2S となっている。

【0075】この作業により殺計され、作成された配線 用レチクルを用いて、配線層を形成する。具体的には、 半導体基板上に予め形成されたMOSトランジスタ上に 第1の絶縁膜を設け、この第1の絶縁膜にコンタクトホ ールを閉口し、例えば、アルミニウムの配線層を堆積さ せ、図18のようなバターンに基づいてパターニングを 行う。次に、1層目の配線と2層目の配線を分離する層 間絶縁膜を、例えば塗布絶縁膜等により形成し、所定の ヴィアホールを開口する。それ以降の上層配線の形成に おいても、1階目と同様な手法を用いて形成し、半導体 チップを完成することができる。

【0076】本実施形態においては、仮想配線パターン の幅を、目標配線間隔を得るために必要な配線太らせ幅 の略半分の値として、当該配線間スペースに面する両側 の配線パターンに2回で割り扱るようにしていたので、 最小作業回数で、配線間スペースの両側の配線を太らせ ることができる。なお、配線拡大作業の回数nは2回に 限定されず、仮想配線バターンの所定隔を最大配線幅以 下の所定値とし、該所定値を小さくしながら、目標配線 間隔になるまで、当該配限間スペースに面する複数の配 線パターンに、繰返し割り振ることも可能である。この 場合には、配線拡大作業回数πを大きくして、少しずつ 両側の通常配線に割り扱ることによって、両側の通常配 線を太らせる幅をほぼ同一とすることができ、配線への 容量増加に関し、平均的により分けることができる。こ の場合のノッチを除去する操作は、前記実施形態と同様 に毎回行っても、あるいは、最後にまとめて行ってもよ

【OO77】又、前記説明では、MOSトランジスタの 場合を例にとっていたが、第1発明の対象はこれに限定 (7)

特開平10-163210

されず、多層配線構造を有するものであれば、バイボー ラ型トランジスタ等、他の半導体装置にも同様に適用で きることは明らかである。

【0078】次に、第2発明に係る第3実施形態を詳細 に説明する。

【0079】本実施形態は、図33に示したような配線 折れ曲がり部において、図19に示す如く、外側の配線 コーナーに45・の限付けをすることにより、配線折り 曲がり部の配線間隔を配線直進部の配線間隔以下とした ものである。

【0080】本実施形態における成膜工程を、従来例の 図34、図35、図36と対比させて図20、図21、 図22に示す。図19の配線パターンにおいて、従来例 と同様に、配線段差6000人で上層配線との間の最低 絶縁膜厚が7000人となる平坦な絶縁膜を形成する場 合について説明する。

【0081】予めシリコン基板(図示省略)上に、層間 絶縁膜16と、その上に形成される厚さ6000人の金 属配線20が、図19のパターンを用いて通常の方法に より形成されているものとする、このとき、パターン内 で最も広い配線間隔である図19のF-F線に沿う断面 図は、図20に示す如くとなる。この状態から、P-T EOS CVD装置を用いて、上部配線との間を絶縁す る絶縁膜22を形成する。P-TEOS CVD装置で は、配線上部と個盤での成膜比が5対2となるので、図 20に示した配線間1.2µmを埋め込むためには、図 21に示す如く、約14000人の膜厚が必要となる。 P-TEOS CVD装置で安定した膜を1回に成膜で きる最大膜厚は9000点であるので、7000点を2 団に分けて成膜する。成膜接の形状は図21に示す如く となる。この状態から、CMPにより7000人研磨し て、図22に示すような所望の平坦な絶縁膜形状が得ら

【0082】このように、図20の配線パターンを使用した場合は、絶縁膜を2回に分けて14000人成膜し、CMPにて7000人研磨することで、図22の平坦な絶縁膜22を形成できる。

【0083】CMP法で研察する場合、削る量が大きいと、研磨後の表面の面内均一性が低下することが経験的に知られているが、本実施形態によれば、CMP法による研磨量を14000人から7000人に減らすことができるので、スルーアットが向上するだけでなく、面内均一性も良くなる。なお、研磨方法はCMP法に限定されたい

【0084】本実施形態においては、外側の配線パターンに関付けするだけであるので、折れ曲がり部の配線間隔は、直進部の配線間隔の1/√2になってしまうものの、配線パターンの設計は答易である。

【0085】なお、配線折れ曲がり部の配線間隔を、図33に示したような、単純な折れ曲がりパターンの場合

よりも狭める方法は、これに限定されず、図23に示す第4実施形態のように、外側の配線コーナーに興付けをすると共に、内側の配線コーナーを関切りすることも可能である。この場合には、折れ曲がり部の配線間隔を、直進部の配線間隔に近い間隔とすることができる。

[0086]

【発明の効果】本発明によれば、半導体装置の表面を平 坦化することができる。

(0087)特に、第1発明によれば、グミー配線が挿入できない配線間隔であっても、CAD上の自動的作業という簡単な方法で、両側の配線層幅を拡大して、配線間隔を輸小することが可能となる。従って、上層配線のカバーレッジをより向上させ、配線不良をなくし、より信頼性の高い配線を、製造方法を単純化して形成することができる。

【0088】又、配線のカップリング容量が問題となる 場合においても、最終の配線間隔最大値Fを適当に選ぶ ことで、最適化が可能となる。

【0089】又、第2発明によれば、所望の平坦な絶縁 膜を得るための、研察前の絶縁限の膜厚を必要最小限に 薄くできるので、成膜装置及び研磨装置のスループット を向上し、製造原価を低減できる。又、CMP法で平坦 化する場合には、研磨量を少なくすることができ、平坦 性が向上する。

【図面の簡単な説明】

【図1】第1発明に係る第1実施形限を説明するための、ダミー配線挿入前の正規の回路パターンを示す上面 図

【図2】図1の回路パターンに対してダミー配線を挿入 した状態を示す上面図

【図3】図2の配線間間隔を、第1発明により最小配線 間隔を減少させた具体例を示す上面図

【図4】第1実施形態で、正規配線の間に第1の仮想配線パターンを発生させた状態を示す上面図

【図5】第1実施形態で第1の仮想配線パターンを左側 の正規削線に密着させた状態を示す上面図

【図6】第1実施形態で第2の仮想配線バターンを発生 させた状態を示す上面図

【図7】第1実施形態で第2の仮想配線パターンを右側 の正規配線に密着させた状態を示す上面図

【図8】図7の回路バターンにおいて、ノッチを消した 状態を示す上面図

【図9】図2の回路パターンでX方向に配線標を拡大するために、X方向の第1の仮想配線パターンを発生させた状態を示す上面図

【図10】図9の第1の仮想配線パターンを左側の回路 パターンに密着させた状態を示す上面図

【図11】図10の回路パターンで、X方向の第2の仮想配線パターンを発生させた状態を示す上面図

【図12】図11の第2の仮想配線パターンを右側の回

(8)

特開平10-163210

路パターンに密着させた状態を示す上面図

【図13】図12の回路パターンのノッチを消した状態を示す上面図

612-455-3801

【図14】図13の回路パターンでY方向に配線幅を拡大するために、Y方向の第1の仮想配機パターンを発生させた状態を示す上面図

【図15】図14の第1の仮想配線パターンを下側の回 路パターンに密着した状態を示す上面図

【図16】図15におけるそれまでの回路パターンと第 1の仮想配線パターンを合成した状態を示す上面図

【図17】図16の回路パターンで、Y方向の第2の仮 想配線パターンを発生させ、上側の回路パターンに密着 させた状態を示す上面図

【図18】図17の回路パターンのノッチを消して得られた最終的な回路パターンを示す上面図

【図19】第2発明に係る第3実施形態による配線パタ ーンの例を示す平面図

【図20】図19のF-F線に沿う断面図

【図21】図20の金属配線上に絶線膜を形成した直後の状態を示す断面図

【図22】図21の絶縁膜を所定厚さまで研磨した後の 状態を示す断面図

【図23】第2発明に係る第4実施形態による配線パタ ーンの例を示す平面図

【図24】従来のMOS型トランジスタにおける多層配 線の例を示す上図図

【図25】図24の配線パターンに、ダミー配線を追加した状態を示す上面図

【図26】十分な配線間隔があるところにダミー配線を 挿入した従来の状態を示す上面図 【図27】配線間隔が足りないところにダミー配線を配置しようとした従来の状態を示す上面図

【図28】従来技術の問題点を説明するための、半導体 チップの断面図

【図29】金属配線上に絶縁膜を形成した直後の従来の 状態を示す断面図

【図30】図29の絶縁膜を研磨した後の状態を示す断 両図

【図31】カバレッジの悪い成膜方法で配線上に絶縁膜を形成した従来の状態を示す断面図

【図32】従来の成膜比を説明するための線図

【図33】従来の単純な折れ曲がりパターンの例を示す 平面図

【図34】図33のE-E線に沿う断面図

【図35】図34の金属配線上に絶繰腰を形成した直後の状態を示す断面図

【図36】図35の絶縁膜を所定厚さまで研磨した後の 状態を示す断面図

【符号の説明】

10…半導体基板

12…拡散層領域

16…第1届問絶縁膜

17…コンタクトホール

18…下層配線

20、20R、20L…配線


21…グミー配線

22…絶縁膜


50、52、54、56…仮想配線パターン

50N、52N、56N…ノッチ


【図1】




【図2】




612-455-3801





(10)


特部平10-163210




612-455-3801

(11)

特開平10-163210





(13)

特別平10-163210

フロントページの統合

(72) 発明者 水野 真

東京都千代田区内幸町二丁目2番3号 川

崎製鉄株式会社東京本社内

612-455-3801

(72) 発明者 清水 利宏

東京都千代田区内幸町二丁目2番3号 川

崎製鉄株式会社東京本社内

(72)発明者 藤島 正章

東京都千代田区内辛町二丁目2番3号 川

崎製鉄株式会社東京本社内

(72)発明者 埴原 甲二

山梨県甲府市大里町465番地 パイオニア

ビデオ株式会社内

(72)発明者 土屋 至

山梨県甲府市大里町465番地 パイオニア

ビデオ株式会社内

(72)発明者 八木 底雄

山梨県中巨摩郡田富町西花輪2680番地 パ

イオニア株式会社内